FPGA時序分析基礎（二）：vivado中經常使用的時序約束命令

目錄 1、vivado中cell port net 和pin之間的關係 2、基本的命令 get_* 3、時序分析中經常使用的約束命令 1、vivado中cell port net 和pin之間的關係 cell 通常指咱們在代碼中實例化的模塊，也能夠是咱們綜合後能夠看到的LUT、block RAM 、DSP、MMCM以及PLL等。 pin 每一個cell都有相應的pin，也即模塊的輸入輸出信號，並不

>>阅读原文<<