數字芯片設計流程之verilog設計

數字芯片設計流程： 功能驗證之前與工藝庫沒多大聯繫，驗證芯片設計的功能是否正確，針對抽象的代碼進行功能驗證理想值。 一致性驗證確保生成的網表和代碼設計功能一致；DFT之後是數字後端。 靜態時序分析，從邏輯綜合開始拿給後端，確保每一個階段沒有問題。 後仿真，證明加入延遲後功能是否正確。   一、verilog設計 可綜合語句四大關鍵字：always、if-else、assign、case 1、if-

>>阅读原文<<