初級模擬電路：1-2 PN結與二極管

回到目錄

1.   摻雜半導體

      上面咱們分析了本徵半導體的導電狀況，但因爲本徵半導體的導電能力很低，沒什麼太大用處。因此，通常咱們會對本徵半導體材料進行摻雜，即便只添加了千分之一的雜質，也足以改變半導體材料的導電特性。經過加入不一樣特性的摻雜的元素，能夠作出兩種不一樣性質的半導體材料：n型半導體材料和 p型半導體材料，下面分別予以介紹。

 

（1） n型半導體

      n型半導體材料是經過對本徵半導體摻入有5個價電子的元素獲得的，常見的5價元素有：銻（Sb）、砷（As）、磷（P），下面以銻做爲摻雜元素、硅做爲本徵基片來舉例，見下圖所示：

圖 1-2.01 

      在圖中咱們能夠看到，銻的5個價電子中，有4個分別和旁邊的硅原子造成了共價鍵，受到硅原子和銻原子的雙重束縛。可是還剩餘一個電子沒有造成共價鍵，這個剩餘電子原本就處於銻原子的導帶和價帶之間的重疊地帶，因此受銻原子的束縛很是弱，能夠在n材料中成爲自由電子。這至關於銻原子貢獻了一個自由電子，所以這種5價的摻雜原子稱爲：施主原子（donor atom）。

      雖然n型材料中有大量的自由電子，可是n材料中也仍是有空穴的，這些空穴由原來的本徵硅材料產生，雖然數量很是小，但也不是沒有。咱們把n材料中的自由電子稱爲多數載流子（majority carriers），簡稱多子；而把n型材料中的空穴稱爲少數載流子（minority carriers），簡稱少子。

      「n」的含義是指，其多數載流子爲帶負電荷（negtive）的自由電子。須要強調的是，雖然稱爲n型材料，但材料自己仍是中性的，其總正電荷與總負電荷數量相等。

 

（2） p型半導體

      p型半導體材料是經過對本徵半導體摻入有3個價電子的元素獲得的，常見的3價元素有：鋁（Al）、硼（B）、鎵（Ga），下面以硼做爲硅基片的摻雜元素舉例，見下圖所示：

圖 1-2.02 

      在圖中咱們能夠看到，因爲硼只有3個價電子，致使它和周圍的共價鍵網格中，還缺乏1個電子，所以留下一個空穴，這個空位能夠方便地接受一個自由電子。這種3價的摻雜原子稱爲：受主原子（acceptor atom）。

      一樣的，p型材料中雖然有大量的空穴，但也仍是有少許的自由電子的，這些自由電子由原來的本徵硅材料產生。因此在p型材料中的多數載流子爲空穴，而少數載流子爲自由電子。

      「p」的含義是指，其多數載流子爲帶正電荷（positive）的空穴。仍然須要強調的是，雖然稱爲p型材料，但材料自己仍是中性的，其總正電荷與總負電荷數量相等。

2.   PN結

      在一塊本徵硅材料上摻雜，讓其一半造成n型材料，另外一半型成p型材料，則在交界處會造成一個稱爲PN結（p-n junction）的結構。這就是一個基本的二極管（diode）。二極管的符號見下圖：

圖 1-2.03 

      其中，陽極（Anode）和陰極（Kathode）這兩個名詞是從更古老的電子管時代遺留下來的（是的，電子管時代就有二極管了），對於現代的晶體管結構二極管，彷佛叫P級和N級更合適一些，不過既然已經約定俗稱這麼叫了，就這麼叫吧。

 

（1） 耗盡層

      在p區和n區的交界面附近，處於n區的導帶的自由電子，因爲熱擴散的做用，會有一部分進入到p區，因爲p區存在大量的空穴，這些擴散過來的自由電子會很容易與p區的空穴複合。由此產生兩個影響：

      ① 在n區，因爲5價的摻雜原子失去了一個電子，所以變成了一個帶正電的離子；② 在p區，因爲3價的摻雜原子捕獲了電子，所以變成了一個帶負電的離子，以下圖所示（固體中的離子是不能動的，因此圖中畫成了方形）：

圖 1-2.04 

      一樣的，處於p區的空穴，因爲熱擴散的做用，也會有一部分進入到n區，而且與n區的自由電子結合（這裏再次聲明一下，空穴移動的本質，是價帶電子在空穴間移動形成的，但咱們將空穴當作爲一種帶「正電荷」的移動粒子，分析起來會比較方便）。

      空穴從p區擴散到n區，一樣會產生兩個影響：在p區的3價摻雜原子失去一個空穴（失去一個空穴能夠理解爲失去一個「正電荷」），而變爲一個帶負電的離子；在n區的某原子得到一個空穴（n區的5價原子和硅原子均可以得到空穴），而變爲一個帶正電的離子。

      能夠看到，不管是自由電子的擴散仍是空穴的擴散，都會使p區的負離子愈來愈多，而n區的正離子愈來愈多。

      當這些離子越積越多後，會在pn結附近造成一個內建電場E，以下圖所示：

圖 1-2.05 

      而這個內建電場會產生一種阻力，阻礙上面的擴散運動，也阻礙電場自身繼續變得更強，這個分析稍微有點複雜。有8種狀況要討論，咱們這裏僅分析n區的4種狀況（p區的4種狀況相似，只是方向相反）。

      （1） n區電場外部的自由電子，會因爲擴散做用而進入電場，當它們一旦進入這個電場，都要受到一個反方向的電場力，使得它們彈回去，再也不能輕易到達對面的p區，這個效果阻礙n區的自由電子擴散到p區。（但也不是沒有，只有那些動能極高的自由電子，才能穿過電場，到達對面的p區，只不過數量極少）。

      （2） n區電場內部的自由電子，其中的大多數自由電子已擴散到p區，並與p區的空穴複合造成了負離子。一旦與p區的空穴結合後，就回不來了，因此在電場內部的n區基本沒有自由電子。

      （3） n區電場外部的空穴（硅材料原生的，不多），一旦進入這個電場，會受到電場力的做用，加速進入p區，接着與p區的負離子複合，削減電場強度。

      （4） n區電場內部的空穴（主要是p區擴散過來的），過來的空穴基本上都已經與n區的自由電子結合，造成了正離子。因此在電場內部的n區也沒有空穴。

      （5）~（8） p區的狀況也是相似，讀者可自行推演。

      其實，即使你不想燒腦去搞清楚上面（1）~（8）的狀況也不要緊，只要記住下面2個結論就好了：

      ● 在pn結的內建電場區域中，既沒有自由電子，也沒有空穴，因此這個區域稱爲耗盡層（depletion region）。

      ● 自由電子和空穴的擴散運動使內建電場加強，而這個內建電場反過來會阻礙擴散運動的繼續進行（同時也阻礙電場本身變得更強）。最後二者會達到一個平衡狀態，在耗盡層造成一個平衡的電場，進而產生內建電勢差，這個電勢差也被稱爲勢壘電壓（barrier voltage）。在室溫下，通常硅基材料的勢壘電壓大約爲0.7V，鍺基爲0.3V。

 

（2） PN結反偏

      若是把一個外部電壓源加到PN結上，使電源正極鏈接n型材料，電源負極鏈接p型材料，以下圖所示，這種接法稱爲反向偏置（reverse-bias）。

圖 1-2.06 

      分析時，電源的正極和負極能夠當作這樣一種抽象：電源正極有吸引電子和排斥空穴的趨勢，並能夠無限量接收電子和提供空穴；電源負極有吸引空穴和排斥電子的趨勢，並能夠無限量接收空穴和提供電子。

      先來分析多數載流子的狀況，電源正極吸引n區中的自由電子，從而使得n區產生更多的正離子；而電源負極吸引p區中的空穴，從而使得p區產生更多的負離子；進而使得耗盡層的內建電場和勢壘電壓變得更大，以下圖所示：

圖 1-2.07 

      直到最後內部的勢壘電壓等於外加的反偏電壓，此時，電源正極沒法再從n區吸取到自由電子，而電源負極也沒法再從p區吸取到空穴，二者達到一種平衡。此時多子流減爲0。

      而後再考慮少數載流子的狀況：在p區的耗盡層外部會有一些極少許的自由電子，它們被電源負極排斥而進入PN結內建電場，而後被內建電場加速而推到n區，最後穿過n區被電源正極吸取；而電源的負極會補給新的自由電子到p區，如此造成持續的少子電流。在n區的少子「空穴」的狀況也是相似（在n區的少子空穴，被電源正極排斥而進入而且穿過內建電場，最後被電源負極吸取）。可是因爲少子的總數很是小，所以這個少子電流很是微弱（通常在幾個微安左右）。

      這個在反偏電壓下的電流稱爲反向飽和電流（reverse saturation current），用I_S表示。飽和的意思是指：隨着反偏電壓的增大，反偏電流維持不變，不會持續增大。

 

（3） PN結正偏

      當把外電源的正極接到二極管的p型材料，電源負極接到n型材料，這種接法稱爲正向偏置（forward-bias），以下圖所示：

圖 1-2.08 

      在正偏狀況下，p區的空穴被電源正極推向耗盡層，從而與p區耗盡層的一部分負離子複合；一樣的，n區的自由電子被電源負極推向耗盡層，從而與n區耗盡層的一部分正離子複合，這樣就等因而削弱了耗盡層的內建電場和勢壘電壓。以下圖所示：

圖 1-2.09 

      隨着外部電源正偏電壓的增大，內建電場不斷被削弱，直到外部電壓能夠克服內部勢壘電場時，n區的電子和p區的空穴可有足夠的能量進入對方區域，再而流到電源，這將致使電流極快增加，此時稱二極管爲導通狀態，在圖中表示爲I_D。這裏有一個比較有趣的問題：自由電子進入p區後如何運動？回答是，自由電子進入p區後，會與價帶的空穴複合，而後在價帶中沿着空穴一路運動到電源負極。也就是說，在p區運動的多數載流子仍然是空穴。

      至於正偏狀況下的少子電流，在正偏電壓很小時，會有很是微弱的少子電流。但因爲少子的總數至關小，與多子電流相比，通常可忽略不記。

 

（4） 反向擊穿

      再回來說反偏。雖然在反偏條件下，反向飽和電流不隨反偏電壓的增大而增大，但反偏電壓也不能太大，當反偏電壓過大時，會引發二極管的反向擊穿（reverse breakdown）。有2種機制會引發反向擊穿，分別是雪崩擊穿（avalanche breakdown）和齊納擊穿（Zenor breakdown）。

      先講雪崩擊穿。前面在講反偏的時候講過，少數載流子在通過耗盡層時，會被內建電場加速一下。當反偏電壓越大時，內建電場的勢壘電壓也越大，給少子的加速也越大，當少子的動能足夠大時，它會撞擊破壞其餘原子的共價鍵，進而撞擊出一個新的「自由電子-空穴」對。這個新的「自由電子-空穴」對，一樣會被內建電場加速，再去撞擊其餘的共價鍵，最後引發雪崩效應，致使反向電流急劇增大。雪崩擊穿會形成二極管的永久損壞，這是必須避免的。生產商經過調節摻雜濃度來控制雪崩電壓值，經常使用二極管的雪崩擊穿電壓通常在幾十伏到幾百伏不等。

      另外一種擊穿機制是齊納擊穿。一樣是在反偏條件下，在耗盡層的內建強電場會破壞其中原子的結協力，從而強行電離出「電子-空穴」對。通常齊納電壓值比雪崩電壓值會低一些，但也不是必定的。對於普通二極管，不管是雪崩擊穿仍是齊納擊穿，都會形成二極管的永久損壞。因此通常二極管的規格書上不區分二者，統一稱爲峯值反向電壓，簡稱PIV（peak inverse voltage），也有的廠商把它簡寫爲PRV（peak reverse voltage），或BV（breakdown voltage），在一些教材上也把它寫成V_BV，都是一個意思。

      另外有一種特殊二極管稱爲齊納二極管（Zener diode），也叫穩壓二極管，它專門能夠工做於齊納擊穿電壓而不損壞。齊納二極管是在電子電路中比較經常使用的一種元器件，一般用於保護線路不被意外的高電壓擊壞，這個後面咱們會單獨介紹。

      好了，關於半導體與PN結內部的工做原理就解釋到這裏，以上的內容都只是爲了幫助學習者快速理解的一種簡化模型，其實半導體材料真正的內部工做機理很是複雜，若是你真的還想刨根問底，能夠去看《固體物理》、《半導體器件基礎》之類的書，說實話，再深了我也不懂 ：）

     

回到目錄

 

 

（ end of 1-2 ）