關於Verilog中module端口類型記錄

最近在學習CPLD/FPAG，在使用module時，發現端口類型經常會把類型搞錯，後查資料發現： 我的理解如下： 1.在定義module時，輸入類型只能爲net，而輸出類型可以使net或register。 2.在實例化module時，輸入類型可以爲net或register，輸出類型只能爲net。 發現別人常用的方法爲：定義的時候都是用net，在module的實現中用定義reg給他賦值。 2018-

>>阅读原文<<