Xilinx FPGA全局時鐘和第二全局時鐘資源的使用方法

「全局時鐘和第二全局時鐘資源」是FPGA同步設計的一個重要概念。合理利用該資源可 以改善設計的綜合和實現效果；若是使用不當，不但會影響設計的工做頻率和穩定性等 ，甚至會致使設計的綜合、實現過程出錯。本文總結了Xilinx FPGA全局時鐘和第二全局 時鐘資源的使用方法，並強調了應用中的注意事項。 目前，大型設計通常推薦使用同步時序電路。同步時序電路基於時鐘觸發沿設計，對時 鐘的週期、佔空比、延時和

>>阅读原文<<