在Artix7下測試並仿真DDR3模塊

時間 2021-01-03

標籤 FPGA ddr fpga verilog 简体版

原文原文鏈接

Ref：UG586 框圖時鐘說明： DDR3的時鐘爲400M，來源於DDR3 IP核分配。 DDR3 IP核的時鐘爲200M，來源於晶振通過PLL分頻得到。用戶時鐘（Ctrl）爲100M，來源於DDR3 IP核分配。 Ctrl爲用戶編輯模塊，主要功能就是簡化MIG_IP核的用戶接口以及配置成用戶所需要的端口信號。先介紹下DDR3的接口： ddr_addr 　　　　　　　　　　　

>>阅读原文<<