【電路】LVDS 差分接口

 Low-Voltage Differential Signaling 低壓差分信號。

目前，流行的LVDS技術規範有兩個標準：一個是 TIA/EIA（電訊工業聯盟/電子工業聯盟）的ANSI/TIA/EIA－644標準，另外一個是 [1]  IEEE 1596.3標準。

標準推薦的最高數據傳輸速率是655Mbps，而理論上，在一個無衰耗的傳輸線上，LVDS的最高傳輸速率可達1.923Gbps。

Driver端標準3.5mA電流源，流經100歐姆終端電阻，造成350mV壓差。

 

 設置爲LVDS_25差分接口，bank電壓2.5V。輸出共模電壓1.25V，輸出差模信號350mV；輸入共模電壓1.2V，輸入差模信號350mV。

 

 xilinx FPGA 支持的差分接口：

 

此LVDS_25接口速率能到600Mbps。