LocalBUS總線讀寫寄存器的Verilog代碼實現（一）

LocalBUS總線讀寫寄存器的Verilog代碼實現（一） 應用背景 注意事項 應用背景 在FPGA內部，常常須要實現一些寄存器功能，這些寄存器能夠經過外部的localbus並行總線或其它串行總線來訪問。本文所設計的模塊先考慮並行狀況，針對串行總線的狀況，須要增長另外的串轉並模塊，請參閱其它博文。 模塊所涉及的信號主要是地址、雙向數據、片選、讀、寫，用到的知識就是數字電路里的譯碼器，地址總線上送

>>阅读原文<<