LocalBUS總線讀寫寄存器的Verilog代碼實現（二）-inout型雙向總線Testbench的編寫

LocalBUS總線讀寫寄存器的Verilog代碼實現（二）-inout型雙向總線Testbench的編寫 Testbench 注意事項 Teshbench 源碼 仿真波形 Testbench 注意事項 在本例中，testbench 的難點在於如何對雙向信號進行仿真，經過查找資料，我找到用下方法來實現inout型信號的仿真。javascript reg [7:0]BMD$inout$reg; wi

>>阅读原文<<