ASIC設計：FIFO 深度設置基本規則

       一般情況下，設置一個fifo (同步或異步)的深度，主要是爲了保證在fifo前級一直有東西要傳輸時，fifo的出口處不至於出現斷流。         對於同步fifo，假設當前Fifo爲full狀態，從pop的時刻開始算起(此時刻fifo就可以認爲not full，但not full的信號不一定什麼時刻拉高)，到push一個新的數據且出口端可以看到爲止，計算這個延時；fifo的深度必

>>阅读原文<<