XILINX加法器自動截位IP核學習記錄

//平臺：win10 //軟件版版本：vivado2016.4 //語言：verilog 首先點擊Flow Navigator欄的IP Catalog，找到加法器IP核點擊進行相關設置：  輸入爲有符號16位數。 輸出爲17位（兩個16位加法可能會溢出1位）。 Latency Configuration 設置爲自動（如果手動設置的延時過小的話可能會影響性能）。 這裏如果把輸出設置成 16位 ，那麼

>>阅读原文<<