基於雙二階廣義積分器（DSOGI）的軟件鎖相環需求的根源及s域仿真

在單同步軟件鎖相環中，輸入信號是通過模數轉換採集回來的三相電網電壓，經過濾波處理後，已經是比較乾淨的信號電壓。由於電網多數時候比較健壯，單有時候也會電壓不可避免的存在一些負序或者零序，並且是無法用傳統的低通濾波器濾除掉的。因爲負序也是50hz的，要是濾除它了，那麼正序的也被濾除了。 爲了把經過低通濾波器後的三相電壓中的負序、零序也濾除，獲得真正的正序電壓，讓正序電壓參與鎖相環算法，基於雙二階廣義積

>>阅读原文<<