FPGA學習心得——分頻器

        分頻器是FPGA設計過程當中使用頻率很是高的基本單元之一。其基於FPGA的實現主要包括：一、經過FPGA芯片內部集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計；二、對於時鐘要求不太嚴格的設計，能夠經過硬件描述語言進行時鐘分頻。經過後者進行分頻器設計能夠實現節省鎖相環資源，達到對時鐘操做的目的。html         百度文庫中能夠搜到

>>阅读原文<<