LVDS和JSED204B

一，JESD204B應用的優缺點 接觸過FPGA高速數據採集設計的朋友，應該會聽過新術語「JESD204B」。這是一種新型的基於高速SERDES的ADC/DAC數據傳輸接口。隨着ADC/DAC的採樣速率變得越來越高，數據的吞吐量越來越大，對於500MSPS以上的ADC/DAC，動輒就是幾十個G的數據吞吐率，如果依舊採用傳統的CMOS和LVDS已經很難滿足設計要求，因此「JESD204B」應運而生。

>>阅读原文<<