【verilog】六、任務和函數

    1、任務和函數必須在模塊中定義，也只能在定義它們的模塊中使用。 2、任務用於代替普通Verilog代碼，可包含延遲、時序、事件等；函數用於代替表示純組合邏輯的Verilog代碼。   -任務：關鍵字task-endtask。必須使用任務而不能使用函數的條件：1.程序中包含延遲、時序、事件控制結構；2.沒有輸出、輸出變量數目大於1；3.沒有輸入變量。     任務使用示例： 或者：   -自

>>阅读原文<<