【Xilinx】【Spartan6】BUFG網絡上的時鐘信號如何經過普通IO輸出

如需轉載，請將下列字段一塊兒轉載。 新浪海風博客http://blog.sina.com.cn/dingyunfeng網絡   聲明：如下內容僅指Xilinx Spartan6系列，其餘FPGA並不必定適用。性能         FPGA的設計中，時鐘系統的設計極其重要，一般時鐘信號會使用BUFG網絡減小傳輸延遲，提升系統性能並加強系統的穩定性。spa       在實際使用中，常常會遇到須要將某

>>阅读原文<<