計算機組成原理 7儲存層次結構

先來看看馮諾依曼計算機結構


老師：
若是CPU愛好哲♂學
他確定要問 我要運算的的數據從哪裏來，又到哪裏去。
易失性： 儲存 CPU中的通用寄存器

• 非易失性：BIOS 硬盤
• 可讀也可寫
  BIOS：只讀，寫要藉助特殊的設備
• 隨機訪問
  +訪問時間 主存高於硬盤
  
  
  

加加加(Cache)

看錶SRAM

2010年SRAM價格是DRAM價格的1000倍

DRAM和SRAM

爲何DRAM慢而SRAM快

經過行列選擇信號

在SDRAM上進行的改進

SRAM

主存的工做原理

SDRAM：同步的DRAM



激活（行訪問）

列訪問

把激活的這一個過程稱爲預充電

主存技術的發展

內存行選的時間

紅點是 升級後的第一代

cache的原理

Cache的訪問過程

估計是打錯了。

性能不高

性能高

Cache的組織結構

• 平均訪存時間
  

Cache的映射策略

直接映射

全相連的cache 控制邏輯特別複雜

常見的Cache的替換算法

存儲容量的計算

單位的前綴

計算的問題

等效時鐘頻率X數據寬度 /8 == 峯值帶寬
這是我本身的理解
峯值帶寬=等效頻率*數據寬度/8

對於SDR RAM： 核心頻率==OI頻率==等效頻率

對於DDR ： 2核心頻率==2OI頻率==等效頻率

對於DDR2：4核心頻率==2OI頻率==等效頻率

對於DDR3：8核心頻率==2OI頻率==等效頻率

接口時鐘頻率是向外寫數據的信號頻率，SDR只在上升沿寫數據，因此是相等，其他都是2倍關係

由於要寫出更多的數據就要讀更多的數據。

SDR 一次讀一位

DDR讀兩位，而後類推

因此DDR3 就是讀8位數據了，

因此OI頻率和核心頻率不相等

這裏的每位指數據位寬