夏宇聞FPGA學習筆記（第二章）

第二章 題記：不出所料，果然因爲種種原因FPGA的學習沒能每天進行，不過還好今天接上了捻兒。不幸的是畢業前各種報告的折磨終於還是來了。GTMD課題，GTMD壓縮感知！奧利給！ 本章前半部分主要介紹了Verilog HDL的發展歷史和與VHDL的對比（個人認爲由於該書編撰時間較爲久遠，參考意義不大）。後半部分介紹了HDL的總體設計思想。 硬件描述語言(HDL)是一種用形式化方法來描述數字電路和設計數

>>阅读原文<<