FPGA電路邏輯的原理圖方式設計與驗證

FPGA電路邏輯的原理圖方式設計與驗證 實驗1:拼接 4-16譯碼器 用2片3-8 譯碼器拼接成4-16 譯碼器 仿真驗證電路的正確性 注意觀察輸出信號的毛刺(競爭冒險) 實驗2A : 設計M=12的計數器 用161計數器芯片,設計一個M=12的計數器 上電後,對CLK信號,從0順序計數到11,然後迴繞到0 當計數值爲11的CLK週期,溢出信號OV輸出一個高電平,其他週期OV信號輸出0 用波形仿真
相關文章
相關標籤/搜索