Verilog入門

第一題 4-16譯碼器 新建一個Verilog文本文件，把相關文件輸入進去，編譯綜合。 建立一個波形文件，給輸入信號激勵，然後進行仿真，得到結果波形圖。 第二題 M=12的計數器 方法如上。 得到仿真圖如下。 第三題 M=20的計數器 設計一個計數器，從0開始計數一直到9，再從9到0, 0,1,2,3,4,5，…….9,8,7,6,…….0,1,2…… verilog代碼如下

>>阅读原文<<