說說內核與計算機硬件結構

1.內核諸如51/ARM/90/PIC/AVR.....有好多種的,況且內核歷來不分類,由於每一家常均可以改內核,你應該問的是架構!!只有懂架構才能用什麼片子都得心應手. 我詳細的說一下吧. HARVARD(哈佛)架構:ROM(程序空間)與RAM(數據空間)分開,便於程序與數據的同時訪問,減小程序運行時訪問的瓶頸,提升數據吞吐. PRINCETON(普林斯頓)架構:採用通用計算機普遍使用的ROMRAM合二爲一的方式,就是衆所周知的馮諾依曼結構,程序指令存儲地址和數據指令存儲地址指向同一存儲器不一樣位置,所以程序指令和數據的寬度相同. 舉例說明:以英特爾爲例:MCS-51用的是哈佛架構,然後及產品16位的MCS-96就是普林斯頓架構.ARM公司賣的內核幾乎可能是哈佛架構的.

2.請問PIC單片機和AVR單片機是51內核的嗎？

   不是,都有本身的C編譯環境

3.STC51單片機和AT89S51的彙編語言同樣嗎？

   內核和指令集都是同樣的， 因此放心，另外建議你編輯的時候若是對執行時間要求不是很苛刻的話，儘可能使用C語言，畢竟通用性好且比較簡單

但彙編程序也要會啊！這個能夠直接與芯片交流呀！

4.AVR單片機是什麼內核？

     答：AVR單片機內核就是AVR內核，和51內核是不同的，若是內核同樣的話，那它的彙編指令應該是同樣的，實際上他們的彙編指令是

徹底不同的。AVR是美國ATMEL公司研發的，ATMEL公司有三大系列MCU，一種是老式的以8051內核的單片機，第二種是目前大量使用

的以AVR內核的AVR單片機。第三種是目前高端的以ARM內核的微處理器。ARM已經不是單片機那麼簡單的概念了，差很少跟電腦CPU相似

了。如今手機上的CPU就是AVR的。

 

5.51系列單片機的區別與特色介紹 

8031/8051/8751是Intel公司早期的產品。

一、8031的特色
     8031片內不帶程序存儲器ROM，使用時用戶需外接程序存儲器和一片邏輯電路373，外接的程序存儲器多爲EPROM的2764系列。用戶若想對寫入到EPROM中的程序進行修改，必須先用一種特殊的紫外線燈將其照射擦除，以後再可寫入。寫入到外接程序存儲器的程序代碼沒有什麼保密性可言。
二、8051的特色
     8051片內有4k ROM，無須外接外存儲器和373，更能體現「單片」的簡練。可是你編的程序你沒法燒寫到其ROM中，只有將程序交芯片廠代你燒寫，並是一次性的，從此你和芯片廠都不能改寫其內容。
三、8751的特色
     8751與8051基本同樣，但8751片內有4k的EPROM，用戶能夠將本身編寫的程序寫入單片機的EPROM中進行現場實驗與應用，EPROM的改寫一樣須要用紫外線燈照射必定時間擦除後再燒寫。

 

    因爲上述類型的單片機應用的早，影響很大，已成爲事實上的工業標準。後來不少芯片廠商以各類方式與Intel公司合做，也推出了同類型的單片機，如同一種單片機的多個版本同樣，雖都在不斷的改變製造工藝，但內核卻同樣，也就是說這類單片機指令系統徹底兼容，絕大多數管腳也兼容；在使用上基本能夠直接互換。人們統稱這些與8051內核相同的單片機爲「51系列單片機」，學了其中一種，便會全部的51系列。

 

6.內核包含中央運算單元+內部總線+指令解析+..........,內核有不少中，8051，Arm，Mips，power PC，這些都是表明人物，還有不少，不少

內核是軟件或者硬件的基本核心部分，能夠包含軟件和硬件。如LINUX的內核就是軟件的，是LINUX最基本的部分，其餘軟件是在內核的基礎上發展。51內核是51系列兼容機的基本部分。包含指令系統、和基本的硬件，如內存結構等。其餘加強型51單片機，就是在內核的基礎上擴展功能。

 

系統性能並不等價於計算能力。較低的功耗、豐富的片內外設以及實時的信號處理能力對於大部分嵌入式應用來講是最爲重要的。傳統的8位、16位單片機已經很好的處理了這類問題，可是隨着當今嵌入式設計不斷增加的功能需求和特殊要求，許多微控制器廠商開始拋棄他們傳統的8位、16位單片機。可是選擇32位處理器對於某些任務來可能並非最適宜的。下面咱們就討論一下單片機的選型問題。

理解系統性能

MIPS（million instructions per second），是微控制器計算能力的表徵。可是，全部的嵌入式應用不只僅是須要計算能力，因此應用的多樣化決定了系統性能衡量方式的多樣化，大部分參數都同等重要而且難於用一個參數來表示，咱們並不該該僅僅從MIPS就斷定系統的好壞。也許某一應用因爲成本的限制，須要一款高集成度的微控制器，該控制器須要多個定時器和多種接口。可是另外一個應用須要高的精度和快速的模擬轉換能力。二者的共同點可能僅僅是供電部分，好比採用電池供電。對於一個實時的順序處理應用來講，通訊的失敗可能會致使災難性後果。這樣的場合下就須要一個靈巧的控制器。這個控制器應當可以以正確的順序處理任務，而且響應時間必須均衡。全部上述應用的共同問題可能就是按期的現場升級能力。

除了與具體的產品要求有關外，系統性能的衡量也能夠考慮是否有容易上手、容易使用的開發工具、應用示例、齊全的文檔和高效的支持網絡。

系統性能的相關問題

1.傳統8位單片機的侷限

大多數工程師十分關注系統性能，由於愈來愈多的8位和16位單片機家族已經沒法知足當今日益增加的需求。陳舊和低效的架構限制了處理能力、存儲器容量、外設處理和低功耗要求。8位的處理器架構，好比805一、PIC1四、PIC1六、PIC1八、78K0和HC08是在高級語言（好比C語言）出現以前開發的，其指令集僅用於彙編開發環境。而且這類架構的中央處理單元（CPUs）缺少一些關鍵功能，好比16位的算數運算支持、條件跳轉和存儲器指針。

許多CPU架構執行一條指令須要若干時鐘週期。Microchip的8位PIC家族執行一條最簡單的指令須要4個時鐘週期，這致使使用20M的時鐘僅能達到5MIPS.對於其餘CPU架構，好比8051內核。其執行一條指令至少須要6個時鐘週期，這就使得實際的MIPS要比給定的時鐘頻率低不少。

上述代碼是一個簡單的C語言函數，表1列出了在三種不一樣CPU架構上編譯這段代碼的相應結果。8051內核的執行時間幾乎是PIC16內核的4倍，對於AVR架構更是達到了28倍。

一些半導體廠商解決了時鐘分配問題，使得微控制器實現了單時鐘週期指令。當時鍾頻率爲100MHz時，Silicon Labs聲稱他們基於8位8051架構的微控制器可以達到100MIPS的峯值。可是，這裏有幾個問題：

第一，因爲大部分指令須要兩個時鐘週期甚至更多，因此其實際能力接近於50MIPS；

第二，8051是基於累加器的CPU，全部須要計算的數據必須拷貝到累加器。查看8051處理器的彙編代碼，能夠發現65%-70%的指令用來移動數據。因爲現代8位和16位單片機架構中有一系列和算術邏輯單元（ALU）相連的寄存器。所以，8051內核的50MIPS僅至關於現代8位和16位單片機架構的15MIPS.

第三，較老的CPU架構缺少對大容量存儲器的支持。早在七十年代，很難想象須要超過64KB存儲器的嵌入式應用，這使得許多CPU設計師選擇16位的地址總線。所以，CPU、寄存器、指令集以及程序存儲器和數據存儲器的數據總線始終受此限制。

第四，在2006年，約有9%的8位嵌入式應用使用了64KB甚至更多的程序存儲空間，這表明了8位MCU市場26%的收益。推測2009年，14%的8位嵌入式應用會表明36%的收益。而這14%的應用會使用64KB甚至更多的程序存儲空間。

從系統性能的角度來看，全部這些使得較舊的8位MCU逐漸失去競爭力。

 

 

2.不適宜32位處理器的場合

舊式CPU架構沒法知足當今的市場需求，爲了解決這個問題，許多廠商升級至32位的處理平臺。對於須要32位處理能力的應用來講這無疑是最棒的選擇，可是許多設計師轉換到32位平臺並不是最正確的選擇。使用32位MCU來解決8位和16位單片機的自身限制將會致使太高的成本。

大部分32位微控制器沒法提供高速、高分辨率的模數（ADC）轉換，EMC性能一般較低，且ESD保護較弱。而8位和16位單片機在這些方面優點明顯。另外，強的IO驅動能力，可供選擇的多種內部、外部振盪器，無需外部器件的片內電壓調整器等是8位和16位單片機的另外一些優勢。

顯然，32位CPU包含比任何8位和16位CPU都要多的數字邏輯單元，這致使了高的制形成本。雖然使用一些特殊的半導體工藝能夠下降成本，可是弊端是會致使較高的漏電流和靜態功耗。某些應用，像水錶、燃氣表、收費公路電子標籤、安全系統等，在他們生命期中的大部分時間，CPU處於睡眠模式，即爲中止狀態。這類應用的電池壽命必須在5-10年，因此這狀況中，不可能將CPU從8位或者16位升級至32位處理器。若是想要提高系統性能只有採用別的方法。

這裏有幾個定義須要說一下，

  片內（片上）外設與片外外設

外設，顧名思義，就是IC芯片所接的可以與IC通訊的外部設備。早起因爲IC集成工藝不發達，不少東西都是外設的，在此以DSP芯片爲例，好比PWM、ADC、CAN等等，
本來都是須要芯片外接的，即便是如今，仍然有獨立的ADC芯片，好比ADS8364等等，可是如今，PWM、ADC等等東西都已經集成在DSP芯片內，固然，
不管如何，芯片總仍是會須要外接一些設備實現某種系統，爲了與那些外設相區別，就將集成在芯片內，可是又不屬於芯片自己（好比DSP，是一種微處理器，
所以芯片中不屬於微處理器的部分都是外設）的稱爲「片上外設」。

片內、外設是兩個概念，片內指作成芯片的集成電路內部，簡稱片內；外設是外部設備的簡稱，是指集成電路芯片外部的設備。集成電路芯片與外部設備的鏈接通常須要專門的接口電路和總線的鏈接（包括控制總線路、地址總線和數據總線等）。 

因爲大規模集成電路的技術發展得很快，如今許多芯片在製造時已經可以將部分接口電路和總線集成到芯片內部。對於這部分電路與傳統的接口電路和總線是有區別的，爲了加於區別能夠稱之爲片內外設，其含義是在集成電路芯片內部集成的用於與外部設備鏈接的接口電路和總線。 

所以，簡單的說，「片內外設」是芯片內部用於與外部設備鏈接的接口電路和總線。

CPU，內核，寄存器，緩存，RAM，ROM的做用和他們之間的聯繫？

先附上一張計算機硬件組成圖片：

先說 內核：
內核是操做系統最基本的部分。它是爲衆多應用程序提供對計算機硬件的安全訪問的一部分軟件，這種訪問是有限的，而且內核決定一個程序在何時對某部分硬件操做多長時間。內核的分類可分爲單內核和雙內核以及微內核。嚴格地說，
內核並非計算機系統中必要的組成部分

附一張內核體系結構照片

連接：https://www.zhihu.com/question/24565362/answer/54451597

能夠看到內核所處的位置
CPU：
中央處理器（CPU，Central Processing Unit）是一塊超大規模的集成電路，是一臺計算機的運算核心（Core）和控制核心（ Control Unit）。它的功能主要是解釋計算機指令以及處理計算機軟件中的數據。
中央處理器主要包括運算器（算術邏輯運算單元，ALU，Arithmetic Logic Unit）和 高速緩衝存儲器（Cache）及實現它們之間聯繫的數據（Data）、控制及狀態的總線（Bus）。它與 內部存儲器（Memory）和輸入/輸出（I/O）設備合稱爲電子計算機三大核心部件。

寄存器

寄存器是中央處理器內的組成部份。它跟CPU有關。寄存器是有限存貯容量的高速存貯部件，它們可用來暫存指令、數據和位址。在中央處理器的控制部件中，包含的寄存器有指令寄存器(IR)和程序計數器(PC)。在中央處理器的算術及邏輯部件中，包含的寄存器有累加器(ACC)。

存儲器

存儲器範圍最大，它幾乎涵蓋了全部關於存儲的範疇。你所說的寄存器，內存，都是存儲器裏面的一種。凡有存儲能力的硬件，均可以稱之爲存儲器，這是天然，硬盤更加明顯了，它納入外存儲器行列，因而可知——。

內存

內存既專業名上的內存儲器，它不是個什麼神祕的東西，它也只是存儲器中的滄海一粟，它包涵的範圍也很大，通常分爲只讀存儲器（ROM）和隨機存儲器（RAM），以及最強悍的高速緩衝存儲器（CACHE），只讀存儲器應用普遍，它一般是一塊在硬件上集成的可讀芯片，做用是識別與控制硬件，它的特色是隻可讀取，不能寫入。隨機存儲器的特色是可讀可寫，斷電後一切數據都消失，咱們所說的內存條就是指它了。

緩存CACHE

緩存就是數據交換的緩衝區（稱做Cache），當某一硬件要讀取數據時，會首先從緩存中查找須要的數據，若是找到了則直接執行，找不到的話則從內存中找。因爲緩存的運行速度比內存快得多，故緩存的做用就是幫助硬件更快地運行。

由於緩存每每使用的是RAM（斷電即掉的非永久儲存），因此在用完後仍是會把文件送到硬盤等存儲器裏永久存儲。電腦裏最大的緩存就是內存條了，最快的是CPU上鑲的L1和L2緩存，顯卡的顯存是給顯卡運算芯片用的緩存，硬盤上也有16M或者32M的緩存。

CACHE是在CPU中速度很是塊，而容量卻很小的一種存儲器，它是計算機存儲器中最強悍的存儲器。因爲技術限制，容量很難提高。

ROM、RAM的區別：

ROM（只讀存儲器或者固化存儲器）

RAM（隨機存取存儲器）

ROM和RAM指的都是半導體存儲器，ROM是Read Only Memory的縮寫，RAM是Random Access Memory的縮寫。ROM在系統中止供電的時候仍然能夠保持數據，而RAM一般都是在掉電以後就丟失數據，典型的RAM就是計算機的內存。

RAM有兩大類，一種稱爲靜態RAM（Static RAM/SRAM），當數據被存入其中後不會消失。SRAM速度很是快，是目前讀寫最快的存儲設備了。當這個SRAM 單元被賦予0 或者1 的狀態以後，它會保持這個狀態直到下次被賦予新的狀態或者斷電以後纔會更改或者消失。可是存儲1bit 的信息須要4-6 只晶體管。所以它也很是昂貴，因此只在要求很苛刻的地方使用，譬如CPU的一級緩衝，二級緩衝。另外一種稱爲動態RAM（Dynamic RAM/DRAM），DRAM 必須在必定的時間內不停的刷新才能保持其中存儲的數據。DRAM 只要1 只晶體管就能夠實現。DRAM保留數據的時間很短，速度也比SRAM慢，不過它仍是比任何的ROM都要快，但從價格上來講DRAM相比SRAM要便宜很 多，計算機內存就是DRAM的。

DRAM分爲不少種，常見的主要有FPRAM/FastPage、EDORAM、SDRAM、DDR RAM、RDRAM、SGRAM以及WRAM等，這裏介紹其中的一種DDR RAM。DDR RAM（Date-Rate RAM）也稱做DDR SDRAM，這種改進型的RAM和SDRAM是基本同樣的，不一樣之處在於它能夠在一個時鐘讀寫兩次數據，這樣就使得數據傳輸速度加倍了。這是目前電腦中用 得最多的內存，並且它有着成本優點，事實上擊敗了Intel的另一種內存標準－Rambus DRAM。在不少高端的顯卡上，也配備了高速DDR RAM來提升帶寬，這能夠大幅度提升3D加速卡的像素渲染能力。

ROM也有不少種，PROM是可編程的ROM，PROM和EPROM（可擦除可編程ROM）二者區別是，PROM是一次性的，也就是軟件灌入後，就沒法修 改了，這種是早期的產品，如今已經不可能使用了，而EPROM是經過紫外光的照射擦出原先的程序，是一種通用的存儲器。另一種EEPROM是經過電子擦出，價格很高，寫入時間很長，寫入很慢。

最初,把只能讀的存儲器叫作ROM(Read Only Memory),而且掉電後數據不會丟失。因爲不能改寫，於是使用起來很不方便。隨着技術的進步，在ROM中使用一些新技術，就可使它具備能夠編程的功能。比較早的是熔絲型的可編程ROM，因爲是經過熔斷熔絲來編程的，因此這類ROM編程後，就不能再寫了，是一次性的(OTP)。後來又出現了EPROM，是經過紫外線來擦除的，而且經過高壓來編程，這類ROM上面通常有一個透明的石英玻璃窗，看上去挺漂亮的，它就是用來給紫外線照射的。後來又出現了EEPROM，不用紫外線照射就能夠擦除，於是能夠直接在電路中編程。另外還有FLASH ROM，又可分爲NOR FLASH和NAND FLASH。FLASH ROM通常有一個特色，就是寫數據時，能夠將1改成0，而不能將0改成1，於是寫數據前須要擦除，擦除時將全部數據置1。

之因此依然叫作ROM，概括一下，大概有幾個緣由:

①不能像RAM那樣快速的寫；

②可能須要特殊的擦寫電壓；

③可能須要特殊的擦寫時序；

④可能須要在寫以前進行擦除操做；

⑤擦寫次數有限,不像RAM那樣能夠隨意寫而不損壞；

⑥掉電後數據不會丟失；

⑦有些可寫的存儲器只能寫一次(OTP)。

舉個例子，手機軟件通常放在EEPROM中，咱們打電話，有些最後撥打的號碼，暫時是存在SRAM中的，不是立刻寫入經過記錄（通話記錄保存在EEPROM中），由於當時有很重要工做（通話）要作，若是寫入，漫長的等待是讓用戶忍無可忍的。

FLASH存儲器又稱閃存，它結合了ROM和RAM的長處，不只具有電子可擦出可編程（EEPROM）的性能，還不會斷電丟失數據同時能夠快速讀取數據 （NVRAM的優點），U盤和MP3裏用的就是這種存儲器。在過去的20年裏，嵌入式系統一直使用ROM（EPROM）做爲它們的存儲設備，然而近年來 Flash全面代替了ROM（EPROM）在嵌入式系統中的地位，用做存儲Bootloader以及操做系統或者程序代碼或者直接當硬盤使用（U盤）。

目前Flash主要有兩種NOR Flash和NADN Flash。NOR Flash的讀取和咱們常見的SDRAM的讀取是同樣，用戶能夠直接運行裝載在NOR FLASH裏面的代碼，這樣能夠減小SRAM的容量從而節約了成本。NAND Flash沒有采起內存的隨機讀取技術，它的讀取是以一次讀取一快的形式來進行的，一般是一次讀取512個字節，採用這種技術的Flash比較廉價。用戶 不能直接運行NAND Flash上的代碼，所以好多使用NAND Flash的開發板除了使用NAND Flah之外，還做上了一塊小的NOR Flash來運行啓動代碼。

通常小容量的用NOR Flash，由於其讀取速度快，多用來存儲操做系統等重要信息，而大容量的用NAND FLASH，最多見的NAND FLASH應用是嵌入式系統採用的DOC（Disk On Chip）和咱們一般用的「閃盤」，能夠在線擦除。

轉自連接：https://www.zhihu.com/question/24565362/answer/54451597

cpu主要就是處理各類指令，運算、跳轉、存取內存以內的。這些指令所需的數據以及指令自己通常都是存儲在ram中的。cpu必須將ram中的指令和數據取到cpu中的各類寄存器中，指令才能執行。指令的地址存儲在一個叫作PC的寄存器中，注意這邊的PC不是我的電腦的意思，而是pointer of code的意思，即指令指針，而數據能夠放在各類通用寄存器中。cpu中還有不少其餘寄存器，控制着cpu各類功能。若是你學過彙編，便會知道彙編語言便是操做這些寄存器，完成各類運算任務。
現代高性能cpu內部通常都會有緩存，通常分爲指令緩存和數據緩存。緩存的訪問速度比外部ram要快不少，因此若是把一部分數據和指令存儲在緩存中，cpu再從緩存中獲取指令和數據可以提升cpu的速度。
能夠被稱做rom的東西不少，如pc主板上的rom芯片，pc關機後，rom的數據不會丟失，開機時先運行其中的bios程序，完成硬件配置和檢測，以後會將磁盤第一個扇區中操做系統的引導程序裝入內存，而後徐跳到引導程序。引導程序會進一步將操做系統存儲在磁盤上的內核裝入內存，最後執行內核程序。內核加載文件系統，並執行gui程序，即可以看到pc的桌面了。

連接：https://www.zhihu.com/question/24565362/answer/74078750

CPU中央處理器，負責執行計算機的運算指令。寄存器是CPU內部的小容量存儲器，用來存放CPU將要運算的操做數或者操做數的地址，以及計算機指令或者指令地址，也會有計算結果存在寄存器中。RAM主要指計算機內存，用來存放計算機正在運行的程序的指令以及數據，包括操做系統和應用程序的指令和數據。ROM是隻讀存儲器，其內容掉電不會丟失，通常來說計算機的BIOS會寫在裏面，待計算機通電後，這裏面的程序會自動被加載到內存中供CPU執行，去讀磁盤信息引導DOS或者其餘操做系統裝入內存。
緩存有兩種概念。一種是指硬件高速緩衝存儲器cache,用於協調寄存器與內存之間讀寫速度不匹配而設置的一種存儲器。另外一種是指人爲規定的一個區域(一般是在RAM上劃一塊區域，這是由操做系統來作的)，用來暫時存放一些輸入輸出數據。
內核也有兩種理解，你能夠簡單的認爲CPU就是計算機的內核。
軟件也會有內核，好比操做系統內核，主要是隻管路計算機硬件資源的部分。

連接：https://www.zhihu.com/question/24565362/answer/126282464

CACHE

i-cache和d-cache區別：

從兩個方面來回答: 

一方面是cache的行爲。Icache大多都是順序取指,碰到分支指令也會跳轉,而Dcache訪問的模式變化比較大.也就是前者所說的pattern的問題.指令只有讀和refill沒有寫,而數據有讀也有寫.最重要的是馮氏的結構是指令和數據分離.I和D在一塊兒只有相互干擾. 
  
另外一個方面就是,物理設計上考慮：
一個union的cache，同時須要數據和指令的訪問，端口上是很難實現的。
因此通常在流水線的主幹上,都是採用分離的icache和dcache. 
非主幹的L2 cache,從容量的角度考慮採用union的方式. 
  

固然早期的也有不分離icache和dcache.由於早期的結構也簡單. 

 

Cache的層次設計

出於對簡化設計的考慮，也爲了提升系統的性能，本次設計採用了指令Cache(如下簡稱爲ICache)和數據Cache (如下簡稱爲DCache)分開的方式。在ICache中存儲有微處理器須要的指令，在微處理器的取指階段，經過程序計數器PC提供給ICache的地址，微處理器能夠獲取須要的指令。而DCache則是做爲一個數據的存儲，並提供對於Load/Store指令所要操做地址的數據，它地址則來自於ALU運算的結果。

ICache和微處理器的接口以及ICache和L2 ICache的接口都是單向的。DCache和微處理器的接口以及DCache和L2 Cache的接口是雙向的。這樣處理的緣由在於ICache存儲的是指令，不須要更改所存儲的數據的值。而DCache中存儲的是數據，其值會根據指令操做的不一樣而改變。好比：在運行Store指令的時候會對DCache中相應地址進行寫入數據的操做。

 

整個系統的層次結構如圖1所示，由ICache和DCache構成L1 Cache，以及和L1 Cache接口的L2 Cache，和L2 Cache接口的DRAM。其中L1 Cache和L2 Cache是在微處理器片內，而DRAM是做爲主存，存在於片外。這跟目前主流的我的電腦的層次結構很類似。 

Cache的結構分析

從微處理器架構的角度來講，所謂的Cache包括了兩部分：Cache控制器和Cache存儲器。文本所說起的Cache設計也包括了這兩個方面。

因爲ICache只是讀出指令，控制上比DCache要簡單許多。因此ICache的設計徹底能夠參考DCache的設計，本文會針對L1 Cache 中DCache的設計進行詳細的描述。

3.1　DCache存儲器的結構

Cache存儲器其通常實現方式主要有三種，分別是全相聯，直接映射和組相聯。全相聯最靈活可是實現比較複雜。直接映射比較容易實現，可是可能產生快速抖動。組相聯則是前二者的一個折衷。本文采用的是兩路組相聯的方式。

圖2：DCache結構圖

爲了設計方便，整個DCache存儲器被分紅了兩塊，爲別用來存儲標籤域(Tag)和數據域(Data)。其結構如圖2所示，在數據域中，每一組中包括512行，每行有16字節的數據，在標籤域中，每組中都有512行與數據域的行相對應，每一行中有19位的標籤。經過地址總線的中間的地址位來選擇某一行的數據，同時經過地址總線的高端的地址位來判斷DCache是否命中。而且因爲讀出的是16字節的數據，而設計的微處理器所須要的僅僅是32位的數據，所以在數據被讀出後還須要經過地址總線的低端的地址位來選擇相應的字段，並把微處理器須要的字段放到數據總線上。

3.2　DCache控制器的結構

DCache控制器在整個DCache中處於很是重要的地位，它控制了整個DCache所要進行的操做，同時會在發生缺失時採起相應的對策。其主要功能以下：

1)反饋給微處理器讀取DCache的信息，包括DCache的命中或者缺失等信息。若是發生缺失，可能會要求流水線發生阻塞。

2)若是發生缺失，須要從下一級存儲單元尋找相應的地址中的內容，並將內容載入到DCache中。

3)控制讀寫操做。若是是讀操做，則須要爲下一級的操做提供相應的數據。若是是寫操做，則須要將數據寫入到相應的地址中去。

爲了完成上述的功能，整個DCache控制器被分爲三個部分，分別爲用來判斷命中仍是缺失的判斷部分和用來執行發生缺失時一些相應操做的有限狀態機部分以及正常讀寫的控制部分。其中有限狀態機部分中還包括了兩個存儲塊，分別是爲了實現LRU (least recently used)算法的LRU數據塊和爲了判斷存儲的數據有沒有被改寫過的Dirty數據塊，其具體的結構圖如圖3所示。

圖3：DCache控制器的結構圖

經過將Tag和地址總線的高地址位比較所得出的hit標誌提供給FSM，來肯定是否須要啓用缺失處理功能。同時FSM能夠經過控制L1 Cache和L2Cache的讀寫，來實現缺失後數據的操做。hit標誌一樣也會輸出到微處理器，使得微處理器在發生缺失的時候阻塞流水線。

4　Cache的操做分析

因爲DCache中會發生讀或者寫兩種操做，下面將對DCache中的讀寫操做分別進行分析。

本文涉及的微處理器由5級流水線構成，分別是取指(IF)，指令譯碼(ID)，執行(EXE)，內存存取(MEM)，回寫(WB)。在MEM操做以前是EXE操做，也就是ALU會根據指令的不一樣，計算出不一樣的地址值，不管進行的是讀或者寫操做，都須要進行讀DCache中相應地址的Tag值，並經過比較Tag標誌位來判斷須要讀出或者寫入的地址單元是否存在於DCache中。

讀操做

本設計所採用的讀操做的方式是將標籤域(Tag)中的內容和數據域(Data)中的內容同時讀出，而後再將Tag的內容與地址高端進行比較。若是相等，則說明DCache命中，讀出的Data的內容正是給出的地址中的內容。若是不相等，則說明發生了DCache讀缺失，須要進行缺失處理。在不發生缺失的狀況下，一次讀操做能夠在一個Clock週期內完成。這很是符合流水線的特性。

若是發生讀缺失，DCache中FSM會首先查看LRU塊，肯定兩路數據存儲中具備同一索引的兩個行中哪一行將會被替換出去。而後FSM會查看Dirty塊，肯定是否須要將行中的內容更新到主存。若是須要，則將以前讀出的數據寫入到主存，而後將主存中的數據讀出，放到數據總線上，供流水線的下一級使用。若是不須要，則直接讀取主存中相應地址的數據並放到數據總線上，供下一級使用。這些操做完成以後FSM會通知微處理器中止阻塞流水線，這樣在下一個時鐘週期微處理器又會正常運行。

圖4：讀操做流程圖

讀操做的具體流程和發生缺失後FSM的相應操做流程如圖4所示。

寫操做

寫操做通常有兩種方式分別是寫經過(Write-through)方式和寫回方式(Write-back)。寫經過方式支持改寫Cache中的內容，可是不容許Cache和主存內容不一致，所以，對在對Cache進行寫操做時，對主存也要進行寫操做。這會延長寫操做的時間。而寫回方式則是對相應的Cache進行寫操做，可是並不當即對主存進行寫操做，這能有效的減小訪問主存的延遲。可是這種方式的實現比較複雜，由於Cache和主存的內容存在不一致性。處於提升性能的考慮，本設計所採用的是寫回的方式。

寫操做分兩步進行，第一步須要讀取標籤域(Tag) 和數據域(Data)中的內容，而後把Tag的內容與地址高端進行比較。若是相等，則說明DCache命中，須要寫入數據的地址存在，能夠將數據寫入DCache中。同時因爲寫入的數據只有32位，而讀出的數據有128位，須要經過地址總線的低位來進行選擇須要寫入的字段。若是Tag不相等，則說明發生了DCache寫缺失，須要進行缺失處理。在不發生缺失的狀況下，一次寫操做須要兩個Clock週期來完成。這不符合流水線的要求，因此本次設計中採用了流水線式的寫入方式，在微處理器和DCache之間加入了一級寫緩存。在讀取DCache的標籤和數據的內容的同時，將數據寫入寫緩存。這樣就可以使得寫入操做以流水線的方式進行。能夠知足流水線微處理器的要求。

當發生寫缺失時，一樣FSM會先查看LRU塊，肯定哪一行須要從兩路數據存儲塊中刪除，而後再查看須要從Dcache中刪除的行是否爲「髒」。若是是「髒」行，則將以前從DCache中讀出的數據寫入到主存，並將主存的數據讀出，並連同以前存入寫緩存中的數據，準備寫入到DCache中。若是行「乾淨」，則直接讀出主存中的數據，並和寫緩存的數據作好寫入DCache的準備。完成以後FSM會通知微處理器中止阻塞流水線，這樣在下一個時鐘週期微處理器又會正常運行，同時將數據寫入。

cache高速緩衝存儲器一種特殊的存儲器子系統，其中複製了頻繁使用的數據以利於快速訪問。存儲器的高速緩衝存儲器存儲了頻繁訪問的RAM位置的內容及這些數據項的存儲地址。當處理器引用存儲器中的某地址時，高速緩衝存儲器便檢查是否存有該地址。若是存有該地址，則將數據返回處理器;若是沒有保存該地址，則進行常規的存儲器訪問。由於高速緩衝存儲器老是比主RAM存儲器速度快，因此當RAM的訪問速度低於微處理器的速度時，常使用高速緩衝存儲器。

 

Cache(即高速緩衝存儲器(Cache Memory)，是咱們最常聽到的一個詞了。在老鳥們眼中，這個詞或許已沒有再談的必要，由於他們對Cache從設計的必要性到工做原理、工做過程等等都已瞭如指掌了；而對菜鳥朋友們而言，這些未必就很清楚。那麼，它們究竟是指的什麼呢？不用急，下面就請隨筆者一塊兒來全面認識Cache。

爲何要設計Cache？   

         咱們知道，電腦的內存是以系統總線的時鐘頻率工做的，這個頻率一般也就是CPU的外頻(對於雷鳥、毒龍系列的處理器，因爲在設計採用了DDR技術，CPU工做的外頻爲系統總線頻率的兩倍)。可是，CPU的工做頻率(主頻)是外頻與倍頻因子的乘積。這樣一來，內存的工做頻率就遠低於CPU的工做頻率了。這樣形成的直接結果是：CPU在執行完一條指令後，經常須要「等待」一些時間才能再次訪問內存，極大降了CPU工做效率。在這樣一種狀況下，Cache就應運而生了！

                CACHE

CACHE：Cache是一種特殊的存儲器，它由Cache 存儲部件和Cache控制部件組成。Cache 存儲部件通常採用與CPU同類型的半導體存儲器件，存取速度比內存快幾倍甚至十幾倍。而Cache 控制器部件包括主存地址寄存器、Cache 地址寄存器，主存—Cache地址變換部件及替換控制部件等。至於它們各自又是怎樣工做的、有何做用等等，我想咱們就沒有必要作進一步的研究，知道通常Cache分爲L1 Cache(其中又分爲數據Cache、代碼Cache)、L2 Cache就好了。

CACHE是怎麼工做的？/CACHE 

咱們知道，CPU運行程序是一條指令一條指令地執行的，並且指令地址每每是連續的，意思就是說CPU在訪問內存時，在較短的一段時間內每每集中於某個局部，這時候可能會碰到一些須要反覆調用的子程序。電腦在工做時，把這些活躍的子程序存入比內存快得多的Cache 中。CPU在訪問內存時，首先判斷所要訪問的內容是否在Cache中，若是在，就稱爲「命中」，此時CPU直接從Cache中調用該內容；不然，就稱爲「不命中」，CPU只好去內存中調用所需的子程序或指令了。CPU不但能夠直接從Cache中讀出內容，也能夠直接往其中寫入內容。因爲Cache的存取速率至關快，使得CPU的利用率大大提升，進而使整個系統的性能得以提高

CACHE的應用/CACHE 

CPU

 

早在486時代，主板上就設計了Cache插槽，用戶能夠根據須要本身配置Cache；586級的CPU芯片中已集成了部分Cache，同時還保留了Cache插槽供用戶擴充，而到了Pentium Ⅱ時代後，Cache已所有集成到了CPU芯片中，主板上再也沒有Cache插槽。如今比較流行的CPU芯片中通常集成了至少16KB的代碼Cache 和16KB的數據Cache(做爲L1 Cache)，以及至少64KB的L2 Cache。

有的朋友可能會問，既然Cache的做用如此重要，那爲麼不把電腦的所有內存都變爲Cache，那樣不是更好嗎？其實對於這個問題，撇開價格因素，單就其實用性而言也是沒有必要的，畢竟，電腦在執任務時，那種使用頻率很是高的子程序或指令不是不少的，所以那些使用頻率不過高的內容只須保存在速度相對較低的內存中就能夠了！

在實際應用中，Cache，尤爲是L2Cache對系統的性能，特別是對浮點運算能力有較大的影響。而咱們知道，大部分遊戲的流暢運行須要頻繁的浮點運算。所以，CPU運行遊戲的性能的好壞與L2Cache的容量與速度有很大關係。

地址映像

·地址映像 
所謂映象問題是指如何肯定Cache中的內容是主存中的哪一部分的拷貝，即必須應用某種函數把主存地址映象到Cache中定位，也稱地址映象。當信息按這種方式裝入Cache中後，執行程序時，應將主存地址變換爲Cache地址，這個變換過程叫做地址變換。地址映象方式一般採用直接映象、全相聯映象、組相聯映象三種

 

硬盤

一、直接映像

 

是指每一個主存頁只能複製到某一固定的Cache頁中。直接映像的規律是：將主存的2048頁分爲128組，每組有16頁，分別與Cache的16頁直接對應，即主存的第0頁、第16頁、第32頁……只能映像到Cache的第0頁。

二、全相聯映像

全相聯映像是指主存的每一頁能夠映像能夠映像到Cache的任意一頁。

三、組相聯映像

組相聯映像是直接映像與全相聯映像的折中方案，它將Cache分爲若干組，如8組；每組若干頁，如2頁；同時將主存分爲若干組，如255組；每組內的頁數與Cache的組數相同，如8頁。組相聯映像的規律是主存中的各頁與Cache的組號有固定的映像關係，但可自由映像到對應的Cache組中的任意一頁。即組間採用直接映像，而組內的頁爲全相聯映像。

替換機構/CACHE 

當CPU訪問Cache未命中時，應從主存中讀取信息，同時寫入Cache。若Cache未滿，則直接寫入；若Cache已滿，則須要進行替換。替換機構由硬件組成，並按替換算法進行設計，其做用是指出替換的頁號。經常使用的替換算法有先進先出算法（FIFO）和近期最少使用算法（LRU）。

讀寫操做/CACHE 

一、讀操做

訪存時，將主存地址同時送主存和Cache，一則啓動對主存的讀操做，二則在Cache中按映像方式從中獲取Cache地址，並將主存標記與Cache標記比較：若相同，則訪問命中，從Cache中讀取數據。由於Cache速度比主存速度快，因此不等主存讀操做結束，便可繼續下一次訪存操做；若不相同，則訪問未命中，則從主存中讀取數據，並考慮是否按某種替換算法更新Cache某頁的內容。

二、寫操做

將數據寫入主存有兩種方法，寫回法和些直達法。

寫回法：信息暫時只寫入Cache，並用標誌加以註明，直到該頁內容需從Cache中替換出來時，才一次寫入主存。優勢是操做速度快，缺點是寫回主存前，主存中沒有這些內容，與Cache不一致，易形成錯誤。

寫直達法：信息在寫入Cahce時也同時寫入主存。優勢是主存與Cache始終保持一致，但速度慢。

Buffer和Cache區別/CACHE 

緩存（cached）是把讀取過的數據保存起來，從新讀取時若命中（找到須要的數據）就不要去讀硬盤了，若沒有命中就讀硬盤。其中的數據會根據讀取頻率進行組織，把最頻繁讀取的內容放在最容易找到的位置，把再也不讀的內容不斷日後排，直至從中刪除。　　

 

內存

緩衝（buffers）是根據磁盤的讀寫設計的，把分散的寫操做集中進行，減小磁盤碎片和硬盤的反覆尋道，從而提升系統性能。linux有一個守護進程按期清空緩衝內容（即寫如 磁盤），也能夠經過sync命令手動清空緩衝。舉個例子吧：我這裏有一個ext2的U盤，我往裏面cp一個3M的MP3，但U盤的燈沒有跳動，過了一下子（或者手動輸入sync）U盤的燈就跳動起來了。卸載設備時會清空緩衝，因此有些時候卸載一個設備時要等上幾秒鐘。　　

 

修改/etc/sysctl.conf中的vm.swappiness右邊的數字能夠在下次開機時調節swap使用策略。該數字範圍是0～100，數字越大越傾向於使用swap。默認爲60，能夠改一下試試。二者都是RAM中的數據。簡單來講，buffer是即將要被寫入磁盤的，而cache是被從磁盤中讀出來的。　　

buffer是由各類進程分配的，被用在如輸入隊列等方面，一個簡單的例子如某個進程要求有多個字段讀入，在全部字段被讀入完整以前，進程把先前讀入的字段放在buffer中保存。　　

cache常常被用在磁盤的I/O請求上，若是有多個進程都要訪問某個文件，因而該文件便被作成cache以方便下次被訪問，這樣可提供系統性能。

相關知識/CACHE 

 一般人們所說的Cache就是指緩存SRAM。 SRAM叫靜態內存，「靜態」指的是當咱們將一筆數據寫入SRAM後，除非從新寫入新數據或關閉電源，不然寫入的數據保持不變。 　　

 

主板 圖冊

因爲CPU的速度比內存和硬盤的速度要快得多，因此在存取數據時會使 CPU等待，影響計算機的速度。SRAM的存取速度比其它內存和硬盤都要快，因此它被用做電腦的高速緩存(Cache)。 　　

 

有了高速緩存，能夠先把數據預寫到其中，須要時直接從它讀出，這就縮短了CPU的等待時間。高速緩存之因此能提升系統的速度是基於一種統計規律，主板上的控制系統會自動統計內存中哪些數據會被頻繁的使用，就把這些數據存在高速緩存中，CPU要訪問這些數據時，就會先到Cache中去找，從而提升總體的運行速度。通常說來，256K的高速緩存能使整機速度平均提升10%左右。　　

主板上一般都會提供256K到1M的緩存。在CPU內部也有高速緩存，如486CPU有8K的高速緩存，Pentium有16K的高速緩存。Pentium II有32K 一級緩存，AMD K6-2中有64K的一級Cache，AMD K6-3中有64K 的一級 Cache，和256K 的二級Cache，Cyrix MII 中有64K的Cache。　　

爲了區分它們，CPU內部的緩存叫內部高速緩存(Internal Cache)或一級高速緩存，主板上的緩存叫外部高速緩存(External Cache)或二級高速緩存。不過如今的Pentium II 的CPU已經將主板上的二級緩存封裝在CPU的盒子中，AMD K6-3的CPU內部也集成了256K的二級Cache，對於這類CPU來講，主板上提供的已經是三級緩存了。