《數字集成電路靜態時序分析基礎》筆記⑦

歡迎關注個人公衆號摸魚範式 目錄 建立時間和保持時間檢查 建立時間檢查 ck to d input port to flip-flop flipflop to output input to output 保持時間檢查 reg to reg input to reg reg to output input to output 總結 網絡課程《數字集成電路靜態時序分析基礎》的筆記 地址：https:

>>阅读原文<<