FPGA從零開始-Verilog語法學習筆記（一）

  前言： 學了這麼多年的知識，卻從未有真正的來整理過本身的資料，以致於學過就忘，多而不精，通過這些年的教訓，頓覺有總結之必要，寫博客也不失爲一種很好的查漏補缺的好方法。ide   1、組合電路的verilog 描述函數 1.模塊表達源碼分析 module 模塊名（模塊端口名）spa 模塊端口和模塊功能描述。設計 endmodule blog //注意 module和endmodule旁邊都不加標

>>阅读原文<<