FPGA小白學習筆記（一）--Verilog語法學習（1）

 一、組合電路的verilog 描述 1.模塊表達 module 模塊名（模塊端口名） 模塊端口和模塊功能描述。 endmodule  //注意 module和endmodule旁邊都不加標點；所有的關鍵字都必須小寫 2 .端口語句、端口信號名和端口模式 端口定義關鍵字：input、output、inout（從端口的內部看，可以對端口進行賦值或者通過此端口讀出外部的數據信息；從端口的外部看，信

>>阅读原文<<