單精度浮點乘累加運算的FPGA流水線邏輯實現分析

時間 2021-01-13

標籤 Verilog fpga 浮點乘累加 verilog 简体版

原文原文鏈接

在利用FPGA進行卷積運算時會大量用到乘累加單元，如果用定點的方式則邏輯實現相對簡單，原因是定點的加法運算是利用組合邏輯電路來實現的沒有時鐘延遲，這就使得加法器的輸出在下一個時鐘採樣沿到來時立即反饋到輸入端，從而可以連續的相加並最終得到累加結果。這是定點實現的優勢，但是對於精度要求較高的場合，定點的方式顯然不能滿足要求，所以採用浮點的方式是必須的。而我們知道浮點的乘法邏輯和加法邏輯輸

>>阅读原文<<