【工程源碼】確定FPGA的專用時鐘輸入腳與PLL對應關係

本文和設計代碼由FPGA愛好者小梅哥編寫，未經作者許可，本文僅允許網絡論壇複製轉載，且轉載時請標明原作者。 FPGA中有若干個鎖相環PLL，這些鎖相環能夠對外部輸入的時鐘信號進行分頻倍頻，以得到比輸入參考時鐘信號更高或更低、相位相關的一些新的時鐘信號。在上一文中討論了使PLL時鐘通過專用的IO輸出的一些問題。這裏再來總結一下PLL的輸入時鐘的問題。 還是以Cyclone IV E這個最典型的系列進

>>阅读原文<<