基於VHDL的QuartusII和Modelsim聯合仿真

前期正常建立Quartus工程這裏不再贅述，主要講在Quartus中調用Modelsim的設置過程。網上QuartusII和Modelsim聯合仿真教程大多都是用的Verilog，這裏整理的是基於VHDL的仿真，過程有些區別。 1.編寫待測工程程序，並通過編譯 2.生成testbench模板。在生成模板前必須先編譯第一步中的待測文件，否則會產生錯誤 點擊Processing–Start–Start

>>阅读原文<<