Verilog函數傳遞的實參是wire型的

比如說下面的例子： 其中top模塊調用pc模塊，剛開始模塊調用時，可能會對傳進去的實參的類型是否要與對應的形參類型相同有些疑問。這樣一句話可能會解決所有疑問——輸入端口可以由wire/reg驅動，但輸入端口只能是wire；輸出端口可以使wire/reg類型，輸出端口只能驅動wire。 **1.Verilog中如果沒說明參數的類型，那麼默認就是wire型的，這也就是爲什麼一般input的話都沒有寫類

>>阅读原文<<