FPGA源同步系統

系統說明： 系統同步     基於同一時鐘源進行系統同步，但器件間傳輸延時無法確定，不適用於高速數據傳輸 源同步    使用對端的時鐘信號作爲採樣信號，時鐘信號和數據信號保持確定的相位關係    應用:SPI-4.2\XGMII\DDR SDRAM    主要存在問題：時鐘偏斜    方法：SPA(Static Phase Alignment)               DPA(Dynamic

>>阅读原文<<