FPGA難以逾越的瓶頸究竟該如何突破？

現在，電子行業發展速度使人瞠舌，5G、AI、工業4.0、智能汽車一波又一波的應用革新引領了「新浪潮」，但隨之帶來的就是巨量的計算、分析、處理量。數據顯示，2019年數據總量將達40ZB總量，如此龐大的潛在計算量，FPGA的小尺寸、低功耗以及高靈活性等特色恰與新興技術「不謀而合」。

FPGA巨大市場背後：難以逾越的瓶頸

據Semico統計，FPGA市場正在逐年增加，而複合年均增加率高達38.4%，至2023年將具備55億-60億美圓的規模。Achronix Semiconductor 總裁兼首席執行官Robert Blake表示對於FPGA近年的市場增加很是興奮，相信在龐大高速增加的市場中新產品將有出色的表現。

據統計，約有25%的企業選擇入局AI/ML以保持企業自身的競爭力，將來兩年內，將會有接近四分之三的企業會佈局AI。而AI方面，算法仍在不斷演進，數值精度選擇愈來愈多樣性，但僅依賴數據格式的轉變下降能耗的方法已接近瓶頸，市場須要更具備高效計算力、高效大帶寬的數據運送能力、豐富儲緩存能力的最高能效比的廣適應性平臺。

5月22日，Achronix宣佈推出全新的 「FPGA+」系列產品Speedster7t FPGA，該產品採用臺積電（TSMC）7nm FinFET工藝打造。據介紹，該產品將FPGA與ASIC技術融合，兼顧了二者的優勢。

除此以外，Speedster7t FPGA具備革命性的新型二維片上網絡（2D NoC）和一系列針對高帶寬和人工智能/機器學習（AI / ML）應用進行了優化的新型機器學習處理器（MLP）。另外，值得一提的是，Speedster7t FPGA還具備知足將來AI/ML需求所需的超高帶寬接口，包括400G以太網端口、用於數據傳輸的PCI Express Gen5端口以及用於業界最靈活、低成本、高帶寬存儲的GDDR6控制器。

利用四個架構代系的硬件和軟件開發基礎上的創新和積澱，客戶能夠擁有更快的設計週期、更好的設計表現，另外，還能夠下降設計中的風險、減小所需設計面積。

Blake表示：「咱們正處於智能化、自學習計算的高增加階段的早期，這種計算將普遍影響咱們日的常生活。」 Semico Research公司ASIC和SoC首席市場分析師Rich Wawrzyniak表示：「全新的系列產品是創新性芯片架構實現爆發的一個卓越案例，創造該架構的目的是直接面向AI應用處理大量的數據。」

那麼，Speedster7t FPGA究竟解決了哪些瓶頸？

瓶頸一：1+1＞2，如何兼顧FPGA與ASIC的雙重優勢

現在，爲了適應當前應用的高速發展，大多公司的設計團隊開始選擇全新的方案。衆所周知，ASIC具備高性能、低功耗的優點，但相對來講，其內核執行外的任何算法都是凍結的，因此FPGA的高靈活性、高適應性相比來講更具優點。那麼，有沒有一款產品即具備FPGA的適應性，也兼顧ASIC的超高表現力？

Speedster7t FPGA系列產品正是將兩者相融合，利用臺積電（TSMC）7nm技術，構建出全新的具備高性能、低功耗、高靈活性、高適應性的FPGA+。

瓶頸二：傳統FPGA數據傳輸擁塞 vs 縱橫交錯的NOC路由結構

倘若將400G內容傳送到以太網比做在傳送帶上傳送，影響傳輸的除了傳送帶速度，還有盒子的大小。傳輸速度須要足夠快確保來得及裝包，而越大的盒子也會下降效率。傳統FPGA在傳輸400G內容時，不管如何調整傳輸大小和傳輸頻率，也沒法達到以太網的傳輸曲線。因此對於傳統FPGA幾乎沒法知足超高速的傳輸條件。

來自Speedster7t高速I / O和存儲器端口的數萬兆比特數據很容易淹沒傳統FPGA面向比特位的可編程互連邏輯陣列的路由容量，而Speedster7t架構包含一個可橫跨和垂直跨越FPGA邏輯陣列的創新性的、高帶寬的二維片上網絡（NOC），它們鏈接到全部FPGA的高速數據和存儲器接口。

它們就像疊加在FPGA互連這個城市街道系統上的空中高速公路網絡同樣，Speedster7t的NoC支持片上處理引擎之間所需的高帶寬通訊。NoC中的每一行或每一列均可做爲兩個256位實現，單向的、行業標準的AXI通道，工做頻率爲2Ghz，同時可爲每一個方向提供512 Gbps的數據流量。

經過在Speedster中實現專用二維NoC，極大地簡化了高速數據移動，並確保數據流能夠輕鬆地定向到整個FPGA結構中的任何自定義處理引擎。最重要的是，NOC消除了傳統FPGA使用可編程路由和邏輯查找表資源在整個FPGA中移動數據流中出現的擁塞和性能瓶頸。這種高性能網絡不只能夠提升Speedster7t FPGA的總帶寬容量，還能夠在下降功耗的同時提升有效LUT容量。

瓶頸三：傳統DSP式FPGA受限的表現力 vs 計算、存儲、程序三位一體的MLP

傳統FPGA使用DSP模塊有着相對有限的表現力，具體表如今不高效的數值精度支持、須要消耗額外邏輯和Memory資源、性能受限於FPGA佈線。

Speedster7t FPGA搭載全新的機器學習處理器（MLP），將計算、存儲和程序集於一身，使其支持陣列式乘累積計算架構、內嵌緩存、可配置以支持演進中算法、支持普遍各類不一樣整點和浮點格式。大規模的可編程計算單元平行陣列是其核心，可提供業界最高的、基於FPGA的計算密度，另外，也具備最高的能效比。

MLP是高度可配置的、計算密集型的單元模塊，可支持4到24位的整點格式和高效的浮點模式，包括對TensorFlow的16位格式的支持，以及可以使每一個MLP的計算引擎加倍的增壓塊浮點格式的直接支持。

MLP與嵌入式存儲器模塊緊密相鄰，經過消除傳統設計中與FPGA佈線相關的延遲，來確保以750 MHz的最高性能將數據傳送到MLP。這種高密度計算和高性能數據傳輸的結合使得處理器邏輯陣列可以提供基於FPGA的最高可用計算能力以每秒萬億次運算數量爲單位（TOPS，Tera-Operations Per Second）。

瓶頸四：表現較差的傳統帶寬存儲 vs GDDR6高帶寬存儲

高性能計算和機器學習系統的關鍵之處是高片外存儲器帶寬，從而爲多個數據流提供存儲源和緩衝。Speedster7t器件是惟一支持GDDR6存儲器的FPGA，該類存儲器是具備最高帶寬的外部存儲器件。每一個GDDR6存儲控制器都可以支持512 Gbps的帶寬，Speedster7t器件中有多達8個GDDR6控制器，能夠支持4 Tbps的GDDR6累加帶寬，而且以很小的成本就可提供與基於HBM的FPGA等效存儲帶寬。

「美光（Micron）樂於攜手Achronix去實現全球第一個面向高帶寬存儲需求而直接加載了GDDR6的FPGA產品，」美光計算與聯網業務部營銷副總裁Mal Humphrey。「像這樣的創新的和可擴展的解決方案將推進人工智能領域內的差別化，其中異構計算可選方案與高性能的存儲是加速得到數據內涵的必需部分。」

瓶頸五： 「旗鼓不至關」的接口 vs 最高速度的接口

非凡的存儲帶寬須要好的「後衛」才能真正發揮出其性能。Speedster7t器件包括業界最高性能的接口端口，以支持極高帶寬的數據流。

Speedster7t器件擁有多達72個業界最高性能的SerDes，能夠達到1到112 Gbps的速度。還有帶有前向糾錯（FEC）的硬件400G以太網MAC，支持4x 100G和8x 50G的配置，以及每一個控制器有8個或16個通道的硬件PCI Express Gen5控制器。

值得期待的FPGA+家族

Speedster7t FPGA器件的大小範圍爲從363K至2.6M 的6輸入查找表（LUT），不管是低成本客戶仍是高端客戶，都可知足。而FPGA+如此衆多的優勢也可「隨意馳騁」在AI、圖像處理、語言處理、Database加速、加密算法、網絡處理方案上。

據Achronix表示，支持全部Achronix產品的ACE設計工具現已可提供，可支持包括Speedcore eFPGA和Speedchip™FPGA多晶粒封裝芯片（Chiplet）。相關配套軟件將於第三季度面世，更加高級的語言讓設計開發更具表現力，第一批用於評估的器件和開發板也將於2019年第四季度提供。

關於Achronix

Achronix Semiconductor是一傢俬有的、採用無晶圓廠模式的半導體公司，總部位於美國加利福尼亞州聖克拉拉市，公司提供了高性能的現場可編程邏輯門陣列（FPGA）解決方案。

2013年，隨着其Speedster22i FPGA產品系列開始量產，Achronix提供了業界最早進的、帶有面向高性能有線通訊應用的嵌入式系統級IP的FPGA產品。Speedster22i系列是第一款專用的FPGA，可支持全新的、創新的和高性能的可編程設計。

2016年10月，Achronix宣佈其Speedcore 嵌入式FPGA（eFPGA）IP產品實現量產供應，實現了客戶在本身的SoC中對可編程邏輯的集成。在發佈之時，Achronix已經向多家客戶付運了Speedcore IP產品；自那時起，出現了對Speedcore IP產品的史無前例的需求。Speedcore IP是專爲計算和網絡加速應用而設計的。

2019年5月，Achronix推出了突破性的Speedster7t FPGA系列產品，該系列產品對高帶寬數據加速應用提供ASIC級性能，並具備FPGA的靈活性。

Achronix的全部產品均由其業內最優的ACE設計工具提供支持，ACE是一個可支持邏輯綜合、佈局佈線、再加上時序收斂和調試等功能強大的EDA工具。ACE工具能夠免費提供用於評估。