上拉電阻與下拉電阻

三極管的上拉電阻與下拉電阻

1上拉電阻

如圖所示 NPN 三極管

 

當輸入爲0時，三極管截止，輸出爲1；

當輸入爲1時，三極管導通，輸出爲0；

假設不存在此上拉電阻的狀況，即斷開（以下圖所示）。此時，若是輸入爲0，那麼三極管截止，輸出未知；若是輸入爲1，那麼三極管也不必定導通，由於三極管要求每一端都有一個電壓範圍。

 

 

2 下拉電阻

如圖所示PNP三極管

 

當輸入爲0時，三極管導通，輸出爲1；

當輸入爲1時，三極管截止，輸出爲0；

一樣，也能夠分析獲得，若是沒有下拉電阻，輸出都是不穩定的。

注意，以上輸入，輸出是相對於三極管而言，而不是MCU。

 

MCU內部集成的上拉/下拉電阻

 

當開關斷開時，MCU的輸入處於邏輯1狀態；

當開關閉合時，MCU的輸入處於邏輯0狀態；

若是沒有此上拉電阻，當斷開時，沒法確認輸入狀態。

 

綜上，能夠分析獲得，分辨上拉下拉有一個很重要地方發電阻一端是接的電源仍是地。

 

上拉電阻的應用：

一、當TTL 電路驅動COMS 電路時，若是TTL 電路輸出的高電平低於COMS電路的最低高電平（通常爲3.5V），這時就須要在TTL 的輸出端接上拉電阻，以提升輸出高電平的值。

二、OC 門電路必須加上拉電阻，才能使用。

三、爲加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

四、在COMS 芯片上，爲了防止靜電形成損壞，不用的管腳不能懸空，通常接上拉電阻產生下降輸入阻抗，提供泄荷通路。

五、芯片的管腳加上拉電阻來提升輸出電平，從而提升芯片輸入信號的噪聲容限加強抗干擾能力。

六、提升總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

七、長線傳輸中電阻不匹配容易引發反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

 

 

拓：拉電流與灌電流

拉即泄，主動輸出電流，是從輸出口輸出電流。

灌即充，被動輸入電流，是從輸出端口流入。

吸則是主動吸入電流，是從輸入端口流入。

 

拉電流和灌電流是衡量電路輸出驅動能力（注意：拉、灌都是對輸出端而言的，因此是驅動能力）的參數，這種說法通常用在數字電路中。

 

參考文獻：

<1> http://bbs.21ic.com/icview-370862-1-1.html

<2>http://bbs.21ic.com/forum.php?mod=viewthread&tid=535491&reltid=370862&pre_pos=6&ext=