常見IC設計/FPGA面試問題之：FIFO深度計算

原文可以看FIFO Depth Calculation 這篇文章。 FIFO深度計算的關鍵在於： 在規定時間內傳輸的數據等於接收的數據，寫快讀慢的情況下，突發burst寫入的數據減去該burst時間內讀出的數據，多餘的數據需要能緩衝下來，讓接收端在剩下空閒的時間能從容地把多餘的數據讀出來。 下面看幾道例題。 case1： fA > fB with no idle cycles in both wr

>>阅读原文<<