【重學計算機】機組D6章：中央處理器

1. CPU的組成與功能

　　

2. 數據通路

• 概念：執行部件間傳送信息的路徑，分共享通路（總線）和專用通路
• 抽象模型：時鐘驅動下，A --> 組合邏輯 --> B
• D觸發器定時模型：
  • 時鐘觸發前要穩定一段時間：創建時間（Setup Time）
  • 時鐘觸發後要穩定一段時間：保持時間（Hold Time）
  • 時鐘觸發到輸出穩定的時間：觸發器延遲（Clk_to_Q）
  • 與時鐘週期的關係：
    • 時鐘週期 > Clk_to_Q + 關鍵路徑時延 + Setup Time
    • Clk_to_Q + 最短路徑時延 > Hold Time

3. 指令週期

•  指令執行的通常流程

• 基本概念 
  • 時鐘週期 = 節拍脈衝 = 震盪週期
  • 機器週期 = CPU週期 = 從主存讀取一條指令的最短期
  • 指令週期 = 從主存讀指令並執行指令的時間

• 指令時間控制：

	機器週期數	節拍數	同步方式	實踐
定長指令週期	不變	不變	按機器週期	mips單週期
變長指令週期	變	變	按時鐘週期	mips多週期

 

4. CPU設計

　　略，詳情請參見《自制CPU系列》