【計算機組成原理】存儲器

存儲器的分類

存儲器是計算機中的記憶設備，用來存放程序和數據（二進制代碼存放）

構成存儲器的存儲介質，目前主要採用半導體 器件和磁性材料

  存儲器中最小的存儲單元就是一個雙穩態半導體電路或一個CMOS晶體管或磁性材料的存儲器，可存儲一個二進制代碼（0  1）即一個bit

若干個存儲元組成一個存儲單元（8bit即一個字節），許多存儲單元組成一個存儲器。

字存儲單元（32位）：

即存放一個機器字的存儲單元，相應的地址稱爲字地址。

一個機器字能夠包含數個字節

 

分類方法

存儲介質：

• 半導體存儲器
• 磁表面存儲器

存儲方式：

• 隨機存儲器：存取時間和存儲單元地址無關   主存
• 順序存儲器：存取時間和存儲單元地址有關   磁盤

做用：

• 存儲器
• 輔助存儲器
• 高速緩存存儲器
• 控制存儲器

 

層次化結構

解決容量大 速度快  成本低的矛盾常採用多級存儲器體系：告訴緩存存儲器  主存儲器  外存儲器

 

SRAM：

基本存儲元：

基本存儲元是組成存儲器的基礎和核心，他用來存儲一位二進制信息0或1

基本存儲元組成：

他由兩個MOS反相器交叉耦合而藏的除法其，一個存儲元存儲一位二進制代碼，這種電路有2個穩定的狀態- 和1

 

DRAM：

 

 

 

刷新週期：

從上一次對整個存儲器刷新結束導下一次對整個存儲器所有刷新一遍爲止的時間間隔

動態存儲器考電容存儲信息，所以必須刷新，2116的每一個存儲元必須2ms刷新一次，當RAS=0時，刷新一行上的128和存儲元，所以須要在2ms完成128行個RAS刷新週期

 

刷新方式：

• 集中式：適用於高速存儲器   有死時間   刷新期間不能進行讀寫
• 分散式：讀寫交替 不存在死時間   影響效率
• 異步式：

 

只讀存儲器：

 

RAM易失  ROM非易失

RAM ROM隨機存儲進行信息訪問

SRAM作緩存

DRAM須要刷新

 

採用隨機存儲：ERPOM DRAM SRAM 

不採用隨機存儲： CDRAM

 

閃存：信息可讀可寫     讀寫速度不同MOS管組成  半導體存儲器    掉電不丟失 非易失  採用隨機訪問方式，可

替代外部存儲器

 

DRAM和SRAM：DRAM集成度高  DRAM芯片成本低     DRAM速度比SRAM慢    DRAM須要刷新  SRAM不須要刷新

 

 

存儲器容量擴展：

位擴展：只擴大字長數（即位擴展的芯片同時工做）

鏈接時:每一個芯片具備相同的地址線不一樣的數據線

 

 

字擴展：

 

字位同時擴展：鏈接時：每一個芯片具備不一樣的地址線 數據線

 

D

提升存儲器的性能：

順序編址：某個模塊進行存取時，其餘模塊不工做，某一模塊出現故障時，其餘模塊能夠照常工做，經過增添模塊來擴充存儲器容量比較方便，但各模塊串行工做，存儲器的帶寬收到了限制。

連續地址基本分佈在同一個模塊內，同一個模塊內的地址是連續的。

交叉編址：低兩位是片選地址，高三位爲地址。

 

 

順序方式存儲器連續讀取m個字所需時間爲t=mT

 

假設模塊字長等於數據總線寬度，模塊存取一個字的存儲週期爲T，總線傳送週期爲t,存儲器的交叉模塊數爲m(m=4)爲了實現流水線方式存取，應答知足T=mt(m=T/t爲交叉存取度)

要求模塊數須大於或等於m,以保證啓動某模塊後通過mt時間再次啓動該模塊時，他的上次存取操做已經完成，連續讀取m個字所需的時間爲t1=T+(m-1)t

 

 

cache的命中率：Nc表示cache完成存取的總次數，Nm表示主存完成存取的總次數，h定義爲命中率則有h=Nc、（Nc+Nm）

平均訪問時間=cache命中率*cache訪問時間+（1-cache命中率）*主存訪問時間

訪問效率=緩存訪問時間/平均訪問時間

主存與Cache的地址映射：

地址映射：主存地址定位到cache中

1）全相聯方式

cache的數據塊大小稱爲行L，設cache共有2的r次方行（行地址r位）

主存的數據庫大小爲塊B，設主存有2的s次方塊（塊地址s位）

行的長度=塊的長度

每一個塊/行有若干連續的字W組成，字是CPU每次訪問存儲器時的訪問單元

主存中一個快的地址與塊的內容一塊兒存於cache的行中，其中塊地址存於cache行的標記部分中

全相聯映射方式是指主存的一個快直接拷貝到cache中的任意一行上，很是靈活（多對多方式）

優勢：衝突機率小 cache利用率高

缺點：比較器電路難於設計實習，適合於容量cache採用

 

 

直接映射方式：

多對一的映射方式  i=j mod m(m爲cache中的總行數)

優勢：硬件簡單，成本低

缺點：容易產生衝突，適合大容量cache採用

組相聯方式

m行分爲若干組 q=j mod u

每組2行交2路組相聯

 

 

cache寫操做命令

一、寫回發

當CPU寫cache命中時，只修改cache的內存，而不當即寫入主存，只有當此行被換出是才寫回主存。

這種方法減小了主存的訪問次數

二、全寫法

寫cache命中時，cache與主存同時發生寫修改  

三、寫一次法

結合寫回法和全寫法，第一次寫命中時寫入內存。

 

例題

 

 

真題

C

 

 

主存-外村層次的基本信息傳送單位:

段   頁  段頁