vivado三人表決仿真

概述 下面以三人表決電路的verilog仿真來了解一下vivado軟件的使用。code 編寫源文件 首先能夠在開始的界面經過create new project來新建工程，也能夠經過file-->project-->new...來新建工程對象   點擊nextblog   而後給文件起個名字，見名知意最好input   一開始咱們不須要經過程序來添加源文件，因此這個勾能夠勾上it   相應器件默認

>>阅读原文<<