Vivado FFT9.0仿真驗證

      在網上看了很多的介紹，基本都是一樣的，但是根據這些博客，自己驗證了下發現結果和matlab中不一樣。 1.配置IP核       用vivado17.2 IP版本爲9.0，配置首先配置最大長度爲64，時鐘爲100MHz，將長度可以改變選中，如下圖所示： 進一步的配置，設置數據爲整型，未縮放，輸入16bit，輸出自然順序（不然虛部不方便驗證）。 第三頁默認 2.tb編寫 module A

>>阅读原文<<