computer microarchitecture之out-of-order execution

體系結構中處理器基本的一個五級pipeline， fetch -> decode ->execute->memory-> writeback。 考慮到一些long latency的instruction，我們需要有很多in-flight的instruction來hide latency，要支持很高的instruction level parallelism，我們需要用到一種技術，稱之爲out-of

>>阅读原文<<