The Load Slice Core Microarchitecture

The Load Slice Core Microarchitecture 摘要： 背景： 爲了挖掘ILP，處理器從簡單的按序流水線發展爲超標量亂序流水線。利用超標量亂序流水線在提高ILP的同時，也能夠提高cache和memory操作的並行。 但是隨着片外的存儲牆和更復雜多核中的緩存層級結構，cache和memory的訪問代價變得更大，因此MHP（memory hierarchy parallel

>>阅读原文<<