Memory Consistency and Cache Coherence—— cache一致性協議（MESI）

    cache監聽一致性主要是獲得cache的總線訪問權，比如core1和core2同時寫入相同的地址，會交由總線進行仲裁，確定哪個核先寫入，在獲得寫入權限後，會通過總線廣播使地址失效。一般的smp架構cpu cache結構如下圖： 其中分爲三級cache，第一級和第二級cache是處理器獨有的，第三級cache是共享的，L1cache分爲指令cache，數據cache。intel corei

>>阅读原文<<