Memory Consistency and Cache Coherence——內存連貫性和cache一致性 (1)

並行包括指令級並行,數據級並行,線程級並行。指令級並行主要是在一個CPU內利用流水線，亂序執行，指令多發射等技術實現。線程級並行主要利用多核cpu。指令級並行對程序員是透明的，完全靠硬件實現。      多處理器體系結構主要有兩類，第一類是對稱多處理器（SMP），特點是核心數目較少，通常不超過8個，這些處理器共享一個集中式存儲器，所有處理器平等訪問存儲器。SMP也稱爲一致存儲器訪問(UMA)多處理

>>阅读原文<<