quartus ii 使用modelsim altera進行仿真

第一種: 先隨便寫一個程序,有輸入,有時鐘,有輸出 再點擊processing-->start-->start test bench template writer 然後就會在modlsim的文件中生成一個.vt的文件  然後打開這個文件 接下來就是再initial和always裏面添加信號 保存,再點擊 首先看仿真軟件是不是modelsin-altera,再看語言是不是verilog hdl,然

>>阅读原文<<