簡易RISC軟核CPU設計

1，簡介 該工程已開源至GitHub，請自行點擊查看 FPGA設計中在IP核的提供方式上，通常將其分爲軟核、固核和硬核這3類。軟核(Soft IP Core) : 軟核在EDA 設計領域指的是綜合之前的寄存器傳輸級(RTL) 模型；通常遍是指以HDL代碼（Verilog，VHDL…）爲形式的可綜合源代碼；固核(Firm IP Core) :固核在EDA 設計領域指的是帶有平面規劃信息的網表；硬核

>>阅读原文<<