Altera FPGA 差分信號初識(3)

Altera FPGA 差分信號初識(3) 有了以前的瞭解，就能夠開始試試用FPGA產生差分波形了。此次需求是mini-LVDS，先拿手頭的鋯石A4開發板試試。手頭的鋯石A4開發板預留有大量的IO口，這些IO的VCCIO 電平是 3.3V 的。FPGA右側BANK預留的IO口有不少差分的IO(p&n)能夠配置。html Quartus II Part 在 蒼月表明個人博客 中有看到按照Quartu

>>阅读原文<<