Altera FPGA 差分信號初識(2)

Altera FPGA 差分信號初識(2) 低壓差分信號(LVDS) 低電壓差分信號 ，或LVDS，也稱爲TIA / EIA-644，是一個技術標準，它指定的電特性的差分，串行 通信協議。LVDS以低功耗運行，可以使用廉價的雙絞銅線以非常高的速度運行。LVDS僅是物理層規範; 許多數據通信標準和應用程序使用它並在其上添加OSI模型中定義的數據鏈路層。 LVDS於1994年推出，並已在液晶電視，汽車

>>阅读原文<<