FPGA TestBench 計數

//仿真激勵 testbench `timescale 1ns/100ps //#10.11 --->延時10.10ns 預編譯聲明延時單位 單位時標 module tb_ex_cnt;//聲明不需要端口列表 reg tb_sclk, tb_rst_n;//激勵信號的聲明 wire [9:0] tb_cnt;//原始模塊輸

>>阅读原文<<