靜態時序分析——Timing borrow

Timing Borrow技術又稱爲cycle stealing技術，主要是利用latch的電平敏感特性，通過有效電平獲取數據，通過無效電平保持被鎖存的數據，主要用於解決路徑時序不滿足電路要求的情況。 通過TimingBorrow可以對電路進行加速,當路徑延遲較大時,可以通過借用latch的部分時間實現數據的鎖存從而可以提高設計運行的頻率。採用TimingBorrow設計時，一定要注意前級電路借用

>>阅读原文<<