[轉載]關於generate用法的總結【Verilog】

轉載自http://www.cnblogs.com/nanoty/archive/2012/11/13/2768933.html Abtract     generate語句容許細化時間（Elaboration-time）的選取或者某些語句的重複。這些語句能夠包括模塊實例引用的語句、連續賦值語句、always語句、initial語句和門級實例引用語句等。細化時間是指仿真開始前的一個階段，此時全部的

>>阅读原文<<