Chipscope顯示的信號保持層次結構

今天在ISE中測試SDRAM時，發現Chipscope中顯示的信號並不全，很多被優化而且信號沒有層次感，有的信號綜合後可能還會被改名，查找信號很不方便。 可以看到只有兩個調用的FIFO核，各模塊的層次結構已經不存在了。 如何解決？ 選擇綜合Synthesize-XST---------------->Process Properties----------------->將keep hierach

>>阅读原文<<