Radix-4加法器的性能分析——論文解析

論文爲英文論文，可能部分有直譯錯誤，論文鏈接在百度雲： 摘要： 我們提出了一種基4靜態CMOS全加器電路，與使用標準基2全加器方案相比，它減少了進位加法器中的傳輸延遲、PDP和EDP。這些改進是通過在晶體管級採用超前進位技術獲得的。利用45 nm CMOS工藝參數（電源電壓爲1.1v）進行Spice模擬，結果表明，基4電路比晶體管數稍大的2位基2紋波進位加法器快24%，而功耗幾乎相同。 研究了在進

>>阅读原文<<