FPGA定點小數計算（Verilog版）第三篇——除法運算（一）

更多精彩內容，請微信搜索「FPGAer俱樂部」關注我們。 定點小數除法運算，相比加法和乘法來說要複雜很多了，但是算法的基本思想還是很簡單的。和整數除法類似，算法的核心思想就是，將除法運算轉換爲移位和減法運算。從具體實現的角度來看，一般有兩種方式： 一種是除數不變，擴展並移位操作被除數 另一種是被除數不變，擴展並移位操作除數 本文采用的是第一種方法： 假設被除數與除數都是八位數據，這裏的算法是： 

>>阅读原文<<